填空题(1999年华中理工大学)

MOS半导体存储器可分为_________、_________两种类型,其中_________需要刷新。

答案解析

静态存储器、动态存储器、动态存储器

讨论

按照刷新周期方式不同,可将DRAM的刷新分为_________、_________和_________。

在多级存储体系中,Cache的主要功能是____________,虚拟存储器的主要功能是____________。

计算机系统的三级存储器结构指的是_________、_________和_________。

某机字长32位,主存储器按字节编址,现有4种不同长度的数据(字节、半字、单字、双字),请采用一种既节省存储空间,又能保证任何长度的数据都在单个存取周期内完成读/写的方法,将一批数据顺序地存入主存,画出主存中数据的存放示意图。这批数据共有10个,它们依次为字节、半字、双字、单字、字节、单字、双字、半字、单字、字节。

高速缓冲存储器中保存的信息是主存信息的__________。

说明采用层次存储器系统所追求的目标,以及能够达到这种目标是建立在什么原理之上。

简要说明采用层次结构的存储器系统的目的,说明每一层次存储器所用的存储介质的特性,以及采用层次结构存储器能达到预期目的的原理。

在多级存储体系中,Cache存储器的主要功能是____________,虚拟存储器的主要功能是____________。

计算机中的3级存储系统是指哪3级?请说明各级的作用。

某计算机的Cache共有16块,采用2路组相联映射方式(即每组两块),每个主存块大小为32字节,按字节寻址,主存单元129所在主存块应装入到的Cache组号是【 】。

某计算机存储器按字节编址,主存在址空间大小为64MB,现用4M×8位芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是【 】。

某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚的总数是【 】。

若有存储总线宽度为64位,总线时钟频率为1GHZ,在总线上传输一个数据支地址需要一个的时钟周期,不支持突发传送,若该总线连接CPU和主存,主存每次准备个64位数据需要6ns,主存块大小为32B,则读取一个主存块时间为【 】。

一个512KB的存储器,其地址线和数据线的总和是__________。

目前微机中使用的半导体存储器包括哪几种类型?它们各有哪些特点?分别适用于什么场合(请从存取方式、制造工艺、速度、容量等各个方面讨论)?人们常说的内存是指这其中的哪一种或哪几种类型?

下图是目前计算机常用的存储器体系结构。CPU→调整缓存(SRAM)→内存(DRAM)→虚拟存储器请问:SRAM和DRAM有何区别?虚拟存储器有何特点?该层次结构有何特点?

主存—辅存层次和Cache—主存层次采用的地址变换和映像方式从原理上看是相同的。

为什么要把存储系统细分成若干个级别?目前微机的存储系统中主要有哪几级存储器?各级存储器是如何分工的?

提高存储系统的速度最有效的方法是__________。

指令地址中地址码的位数与直接访问的存储器空间和最小寻址单位有什么关系?字寻址计算机和字节寻址计算机在地址码的安排上有保区别?PC系列微机的指令系统可支持对字节、字、双字、四倍字的运算,试写出在对准边界时,字节地址、字地址、双字地址和四倍字地址有何特点?