单项选择(2017年春程序员软考)

以下关于计算机系统中高速缓存(Cache)的说法中,正确的是【 】

A、Cache 的容量通常大于主存的存储容量

B、通常由程序员设置 Cache 的内容和访问速度

C、Cache 的内容是主存内容的副本

D、多级 Cache 仅在多核 CPU 中使用

答案解析

C

【解析】

高速缓存(Cache)是随着 CPU 与主存之间的性能差距不断增大而引入的,相对于主存,其容量小、速度快,所存储的内容是 CPU 近期可能会需要的信息,也就是主存内容的副本,因此 CPU 需要访问数据和读取指令时要先访问 Cache,若命中则直接访问,若不命中再去访问主存。

讨论

某机主存的读写周期为1μs。今采用增设Cache方案和采用多体交叉存取方案来使其有效访问周期减少到0.2μs,试问:① 设Cache的命中率为90%,则Cache的读写周期应为多少才能满足要求?② 设在多体交叉存取访问时,产生存储体访问冲突的概率为10%,则应有多少存储体并行工作才能满足要求?

设某计算机采用单地址格式,指令和数据的长度均为4个字节,存储系统由Cache和主存组成,Cache的存取周期为40μs,命中率为90%。若程序中访存指令(访问存储系统以存取数据)占80%,且机器运行程序的速度为每秒400万条指令。试问该主存的供数率是多少?又若不配置Cache,在同样的机器速度下,主存的供数率是多少?

某计算机的存储系统是由Cache、主存和磁盘组成的虚拟存储系统。若一字在Cache中,访问它需要时间T1ns;若字不在主存中,将其从磁盘装入主存需要T2ns,主存访问时间为T3ns,若Cache的命中率为p1,主存命中率为p2,求出该存储系统的平均字访问时间。

试述带有Cache的内存储器的读写原理。

Cache存储器中保存的字块和__________中相应的字块保持一致。

在主存—Cache存储系统中,当写操作Cache命中时有_________和_________两种更新策略,当写操作不命中是有_________和_________两种更新策略。

解决多处理机系统中各Cache数据一致性问题的主要方法有软件方法、采用总线监测机制和采用__________方法。

某计算机的Cache共有16块,采用2路组相联映射方式(即每组两块),每个主存块大小为32字节,按字节寻址,主存单元129所在主存块应装入到的Cache组号是【 】。

在CPU和主存之间设置“ Cache”的作用是为了解决【 】的问题。

高速缓冲存储器中保存的信息是主存信息的__________。

评价磁记录方式的基本因素一般有__________、__________和__________。

下图是目前计算机常用的存储器体系结构。CPU→调整缓存(SRAM)→内存(DRAM)→虚拟存储器请问:SRAM和DRAM有何区别?虚拟存储器有何特点?该层次结构有何特点?

主存—辅存层次和Cache—主存层次采用的地址变换和映像方式从原理上看是相同的。

计算机中的3级存储系统是指哪3级?请说明各级的作用。

在多级存储体系中,Cache存储器的主要功能是____________,虚拟存储器的主要功能是____________。

计算机系统的三级存储器结构指的是_________、_________和_________。

在多级存储体系中,Cache的主要功能是____________,虚拟存储器的主要功能是____________。

某一SRAM芯片,其容量为1024×8位,除电源和接地端外,该芯片最少引出线数为【 】。

某一SRAM芯片,容量为512×8位,除了电源和接地端外,该芯片引出线的最少数目应该为【 】。

某机器CPU可寻址的最大存储空间为64KB,存储器按字节编址,CPU的数据总线宽度为8位,可提供一个控制器信号为RD。目前,系统中使用的存储器容量为8KB,其中4KB为ROM。拟采用2K×8位的ROM芯片,其地址范围是0000H~0FFFH。4KB为ROM,拟采用4K×2位的RAM芯片,其地址范围为4000H~4FFFH。(1)需要RAM和ROM芯片各多少片?(2)画出CPU与存储器之间的连接图(译码器自定)。