计算机组成原理-考研试题(中国科学院计算机技术研究所 1997年 Cache存储器)

问答题（1997年中国科学院计算机技术研究所）

设某计算机采用单地址格式，指令和数据的长度均为4个字节，存储系统由Cache和主存组成，Cache的存取周期为40μs，命中率为90%。若程序中访存指令（访问存储系统以存取数据）占80%，且机器运行程序的速度为每秒400万条指令。试问该主存的供数率是多少？又若不配置Cache，在同样的机器速度下，主存的供数率是多少？

答案解析

由题可知，平均执行一条指令的访存次数n由两部分组成：取指令以及取操作数。在本题中，需要取指令并且取操作数的指令占总数的80%，只需要取指令的占总数的20%，这样平均每条指令访问存储器的次数n=0.2×1+0.8×2=1.8（周期），所以，每秒访存次数=400万×1.8=7.2M（次），即存取周期=1/每秒访存次数=1/7.2M=138.8（ns）。设有Cache后，...

查看完整答案

讨论

计算机组成原理

某机主存的读写周期为1μs。今采用增设Cache方案和采用多体交叉存取方案来使其有效访问周期减少到0.2μs，试问：① 设Cache的命中率为90%，则Cache的读写周期应为多少才能满足要求？② 设在多体交叉存取访问时，产生存储体访问冲突的概率为10%，则应有多少存储体并行工作才能满足要求？

解决多处理机系统中各Cache数据一致性问题的主要方法有软件方法、采用总线监测机制和采用__________方法。

在主存—Cache存储系统中，当写操作Cache命中时有_________和_________两种更新策略，当写操作不命中是有_________和_________两种更新策略。

Cache存储器中保存的字块和__________中相应的字块保持一致。

试述带有Cache的内存储器的读写原理。

设有主存M1和辅存M2构成的2级存储体系，其中M1和M2的读出时间分别是1微秒和1毫秒。经实测，该2级存储系统的平均读出时间为100微秒。欲使其减小为10微秒，试改出两种改进的实现方法。

某计算机的存储系统是由Cache、主存和磁盘组成的虚拟存储系统。若一字在Cache中，访问它需要时间T1ns；若字不在主存中，将其从磁盘装入主存需要T2ns，主存访问时间为T3ns，若Cache的命中率为p1，主存命中率为p2，求出该存储系统的平均字访问时间。

某机器CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为RD。目前，系统中使用的存储器容量为8KB，其中4KB为ROM。拟采用2K×8位的ROM芯片，其地址范围是0000H~0FFFH。4KB为ROM，拟采用4K×2位的RAM芯片，其地址范围为4000H~4FFFH。（1）需要RAM和ROM芯片各多少片？（2）画出CPU与存储器之间的连接图（译码器自定）。

CPU对主存储器进行读/写操作，应该分别给出哪些信息？

衡量一个主存储器的主要指标性能有哪些？

Cache存储器

某计算机的Cache共有16块，采用2路组相联映射方式（即每组两块），每个主存块大小为32字节，按字节寻址，主存单元129所在主存块应装入到的Cache组号是【】。

高速缓冲存储器中保存的信息是主存信息的__________。

以下关于计算机系统中高速缓存(Cache)的说法中，正确的是【】

在CPU和主存之间设置“ Cache”的作用是为了解决【】的问题。

在多级存储体系中，Cache存储器的主要功能是____________，虚拟存储器的主要功能是____________。

用于科学计算的计算机中，标志系统性能的主要参数是【】

主频为16MHz的微处理机，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成，则存储器为“零等待”时，机器运行速度为______MIPS若两个机器周期有一个访问存储器周期，需要插入两个时钟的等待时间，则机器运行速度为_______MIPS。

中国科学院计算机技术研究所计算机的性能指标

名词解释：MFLOPS

从用户观点看，评价计算机系统性能的综合参数是【】

存储器系统

主存—辅存层次和Cache—主存层次采用的地址变换和映像方式从原理上看是相同的。

【】类型的存储器速度最快。

动态RAM的刷新是以【】为单位进行的。

下列关于存储器的描述，正确的有【】。

某计算机存储器按字节编址，主存在址空间大小为64MB，现用4M×8位芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是【】。

某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚的总数是【】。

下列各类存储器中，不采用随机存储方式的是【】。

关于闪存（Flash Memory）的叙述中，错误的是【】。

用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是【】。

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是【】。