单项选择(2009年硕士研究生入学考试)

下列选项中,能引起外部中断的事件是【 】

A、键盘输入

B、除数为0

C、浮点运算下溢

D、访存缺页

答案解析

A

【解析】

根据中断源位于处理器的内部还是外部,中断分为内部中断和外部中断。内部中断的例子有:除数为0、溢出(注意:浮点运算下溢不会产生溢出中断)、非法访问(如越界访问)、软中断指令(如访管指令)、非法指令等。外部中断的例子有:来自外设的中断(如键盘输入),来自定时器的时钟中断等。“访存缺页”属于故障,不是中断。

讨论

某计算机的指令流水线由四个功能段组成。已知指令流经各功能段的时间(忽略各功能段之间的缓存时间) 分别为 90ns、80ns、70ns 和 60ns,则该计算机的CPU时钟周期至少是【 】。

某机主存容量为4Mx16,且存储字长等于指令字长,若该机指令系统可完成108种操作,操作码位数固定,且具有直接、间接、变址、基址、相对、立即等6种寻址方式,试回答:(1)画出一地址指令格式,并指出各字段的作用;(2)该指令直接寻址的最大范围;(3)一次间址和多次间址的寻址范围;(4)立即数的范围(十进制数表示):(5)相对寻址的位移量(十进制数表示);(6)上述6种寻址方式的指令哪一种执行时间最短?哪一种最长?为什么?哪一种便子程序浮动?哪一种最适合处理数组问题?

假定我们有一台计算机,如果所有的Cache 访问都命中的话,它的CPI是2.0。唯一的数据访问指令是Store和Load,它们占指令总数的40%,不命中的损失是25个时钟周期,不命中率是2%。如果所有的指令访问Cache都命中的话,那么机器的速度是存在Cache不命中的多少倍?

某台计算机只有Load/Store指令能对存储器进行读/写操作,其他指令只对寄存器进行操作。根据程序跟踪实验结果,已知每种指令所占比例及CPI为:逻辑指令:CPI为1,占比43%Load指令:CPI为2,占比21%Store指令:CPI为2,占比12%转移指令:CPI为2,占比24%① 求上述情况下的平均CPI;② 假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中,另一个必须在算术逻辑指令执行前用Load指令从存储器取到寄存器中。因此有人建议增加另一种算术逻辑指令,其特点是一个操作数取自寄存器,另一个操作数取自存储顺,即寄存器-存储器型,假设这种指令的CPI等于2,同时,转移指令的CPI变为3。求新指令系统的平均CPI。

某计算机系统采用浮点运算部件后,使浮点运算速度提高到原来的20倍,而系统运行一个程序的整体性能提高到原来的5倍,试计算该程序中浮点操作所占用的比例。

假定我们正在考虑两种条件转移指令的设计方法,这两种方法如下:CPU A:先通过一条比较指令设置条件码A,再用一条分支指令检测条件码;CPU B:比较操作包含在分支指令中。在两种CPU中,条件转移指令都需要两个时钟周期,所有其他指令都需要一个时钟周期。在CPU A中,全部指令的20%是条件转移指令,因为每次条件转移都需要一次比较,所以比较指令约占所有指令的20%。如果CPU A的时钟频率是 CPU B的1.25倍,问哪一种CPU更快?如果CPU A的时钟频率只是CPU B的1.1倍,结果又是多少?

假设我们有一个需要运行100秒的标准程序,其中有90秒是CPU时间,剩下的是I/O占用的时间。如果在以后的5年中,CPU 速度每年可以提高 50%且 I/0时间保持不变,那么5年后我们的程序要耗费多少时间。

用一台40MHz的处理机执行标准测试程序,它包含的混合指令数和响应所需要的时钟周期为:算术逻辑指令:CPI为1,占比60%高速缓存命中的加载与存储:CPI为2,占比18%转移指令:CPI为4,占比12%调整缓存缺失的存储访问:CPI为8,占比10%。求有效CPI、MIPS速率和程序的执行时间。

某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟,试问:① 此计算机的有效CPI是多少?② 假定将处理机的时钟提高到30MHz,但存储器子系统速率不变,这样,每次存储器存取需要两个时钟周期。如果30%的指令每条只需要一次存储器存取,而另外的 5%每条需要两次存储存取,还假定已知混合程序的指令数不变,并与原工作站兼容,试求改进后的处理机性能。

主频为16MHz的微处理机,平均每条指令的执行时间为两个机器周期,每个机器周期由两个时钟脉冲组成,则存储器为“零等待”时,机器运行速度为______MIPS若两个机器周期有一个访问存储器周期,需要插入两个时钟的等待时间,则机器运行速度为_______MIPS。