计算机组成原理-考研试题(北京理工大学 2002年编址方式)

问答题（2002年北京理工大学）

某机主存容量为4Mx16，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，试回答:

(1)画出一地址指令格式，并指出各字段的作用；

(2)该指令直接寻址的最大范围;

(3)一次间址和多次间址的寻址范围；

(4)立即数的范围(十进制数表示):

(5)相对寻址的位移量(十进制数表示)；

(6)上述6种寻址方式的指令哪一种执行时间最短?哪一种最长?为什么?哪一种便子程序浮动?哪一种最适合处理数组问题?

答案解析

(1)一地址指令格式如图所示，各字段的作用为： OP操作码字段，指定操作类型；MOD 寻址方式字段，指定寻址方式；A：地址码字段，指定操作数地址或操作数。(2)直接寻址的最大范围为26。因为操作码字段占7位，寻址方式字段占3位，所以地址码字段长16-7-3=6位。直接寻址的范围为64个单元。(3)间接寻址有一次间址和多次间址之分，一次间址的寻址范围为 216=65536个单元多次间址的寻址范围为 215=32768个单元。这是因为一次间址时，根据指令中地址码指出的主存单元内容就是有效地址，地址长16位;而多次间址时，根据指令中地址码指出的主存单元内容还不是...

查看完整答案

讨论

计算机组成原理

假定我们有一台计算机，如果所有的Cache 访问都命中的话，它的CPI是2.0。唯一的数据访问指令是Store和Load，它们占指令总数的40%，不命中的损失是25个时钟周期，不命中率是2%。如果所有的指令访问Cache都命中的话，那么机器的速度是存在Cache不命中的多少倍？

某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪实验结果，已知每种指令所占比例及CPI为：逻辑指令：CPI为1，占比43%Load指令：CPI为2，占比21%Store指令：CPI为2，占比12%转移指令：CPI为2，占比24%① 求上述情况下的平均CPI；② 假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用Load指令从存储器取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储顺，即寄存器-存储器型，假设这种指令的CPI等于2，同时，转移指令的CPI变为3。求新指令系统的平均CPI。

某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的20倍，而系统运行一个程序的整体性能提高到原来的5倍，试计算该程序中浮点操作所占用的比例。

假定我们正在考虑两种条件转移指令的设计方法，这两种方法如下：CPU A：先通过一条比较指令设置条件码A，再用一条分支指令检测条件码；CPU B：比较操作包含在分支指令中。在两种CPU中，条件转移指令都需要两个时钟周期，所有其他指令都需要一个时钟周期。在CPU A中，全部指令的20%是条件转移指令，因为每次条件转移都需要一次比较，所以比较指令约占所有指令的20%。如果CPU A的时钟频率是 CPU B的1.25倍，问哪一种CPU更快？如果CPU A的时钟频率只是CPU B的1.1倍，结果又是多少？

假设我们有一个需要运行100秒的标准程序，其中有90秒是CPU时间，剩下的是I/O占用的时间。如果在以后的5年中，CPU 速度每年可以提高 50%且 I/0时间保持不变，那么5年后我们的程序要耗费多少时间。

用一台40MHz的处理机执行标准测试程序，它包含的混合指令数和响应所需要的时钟周期为：算术逻辑指令：CPI为1，占比60%高速缓存命中的加载与存储：CPI为2，占比18%转移指令：CPI为4，占比12%调整缓存缺失的存储访问：CPI为8，占比10%。求有效CPI、MIPS速率和程序的执行时间。

某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，试问：① 此计算机的有效CPI是多少?② 假定将处理机的时钟提高到30MHz，但存储器子系统速率不变，这样，每次存储器存取需要两个时钟周期。如果30%的指令每条只需要一次存储器存取，而另外的 5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。

主频为16MHz的微处理机，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成，则存储器为“零等待”时，机器运行速度为______MIPS若两个机器周期有一个访问存储器周期，需要插入两个时钟的等待时间，则机器运行速度为_______MIPS。

用于科学计算的计算机中，标志系统性能的主要参数是【】

从用户观点看，评价计算机系统性能的综合参数是【】

指令系统

地址码的长度不仅与主存容量有关，而且与__________有关。

单地址指令中实实现两个数的算术运算，除地址码指明的一个操作数外，另一个常采用__________寻址方式。

零地址运算指令的操作数来自__________。

在指令格式中，采用扩展操作码设计方案的目地是【】。

某计算机的指令系统定长为16位，采用扩展操作码，操作数地址4位。该指令系统已有三地址指令M条，二地址指令N条，没有零地址指令。问：最多还有多少条一地址指令？

根据操作数所在的位置，指出其寻址方式：操作数在寄存器中，称为____________寻址方式；操作数地址在寄存器中，称为____________寻址方式；操作数在指令中，称为____________寻址方式；操作数地址在指令中，称为____________寻址方式。操作数的地址，为某一个寄存器中的内容与位移之和，则可以是____________、____________、____________寻址方式。

已知某机字长16位，主存按字编址，其双操作数指令格式所示。其中OP为操作码，R为通用寄存器地址，试问下列寻址方式下能访问的最大主存区为多少机器字？（1）D为立即数：__________。（2）D为主存直接地址：__________。（3）D为主存间接地址：__________。（4）D为变址的形式地址，变址寄存器为R1（字长16位）：__________。

设字长和指令长度均为24位，若指令系统可完成108种操作，且有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令中操作码占__________位，寻址特征位占__________位，可直接寻址的范围是__________，一次间址的范围是__________。

设某计算机有变址寻址、间接寻址和相对寻址等寻址方式，设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器的内容为23A0H。请填充：当执行取数指令时，如为变址寻址方式，则取出的数为：__________；如为间接寻址，取出的数为__________；当执行转移指令时，转移地址为__________。已知存储器的部分地址及相应内容为：地址内容001AH 23A0H1F05H 2400H1F1FH 2500H23A0H 2600H23BAH 1748H

某计算机的字长为16位，存储器按字编址，访内存指令格式如图所示。其中，OP是操作码，M是寻址方式，A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长16位，问：（1）该格式能定义多少种指令？（2）各种寻址方式的寻址范围为多少字？（3）写出各种寻址方式的有效地址EA的计算式。寻址模式定义如下：M值寻址方式0 立即寻址1 直接寻址2 间接寻址3 变址寻址4 相对寻址

编址方式

假定指令系统有m条指令，指令操作码的位数为N位，则N至少应等于__________。

某计算机的字长16位，设有单地址指令和双地址指令两类，若每个地址字段均为6位，且双地址指令有X类，问单地址指令最多可以有多少类？

一个512KB的存储器，其地址线和数据线的总和是__________。

为什么要把存储系统细分成若干个级别？目前微机的存储系统中主要有哪几级存储器？各级存储器是如何分工的？

提高存储系统的速度最有效的方法是__________。

高速缓冲存储器中保存的信息是主存信息的__________。

某机字长32位，主存储器按字节编址，现有4种不同长度的数据（字节、半字、单字、双字），请采用一种既节省存储空间，又能保证任何长度的数据都在单个存取周期内完成读/写的方法，将一批数据顺序地存入主存，画出主存中数据的存放示意图。这批数据共有10个，它们依次为字节、半字、双字、单字、字节、单字、双字、半字、单字、字节。

给定运算部件和微指令格式如图所示。微指令的5位代码为“1”时分别执行下列传送动作，为“0”时不送。a. 寄存器A的内容送半加器；b. 寄存器B的内容送半加器；c. 寄存器C的内容送半加器；d. 寄存器D的内容送寄存器A；e. 寄存器D的内容送寄存器B规定每条微指令执行结束前，半加器结果自动送往寄存器C。请编写一个微程序使A、B两个寄存器的内容互换。

已知某机采用微程序控制方式，其控制存储器的容量为1024×48位。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共有4个（直接控制），微程序采用水平格式，如图所示。（1）微指令中的3个字段分别应为多少位？为什么？（2）画出围绕这种微指令格式的微程序控制器逻辑图。

主机和外设之间的信息传送控制方式有哪几种（至少说出3种）？它们各有哪些特点？各适用于什么场合？试写出程序查询方式的工作过程，并画出流程图。