单项选择(2010年硕士研究生入学考试)

下列存储器中,汇编语言程序员可见的是【 】

A、存储器地址寄存器(MAR)

B、程序计数器(PC)

C、存储器数据寄存器(MDR)

D、指令寄存器(IR)

答案解析

B

【解析】

根据计算机体系结构与透明性的概念,PC对汇编语言程序员是可见的,因为程序员需要依据PC的值计算相对转移的偏移量。

而MAR、MDR和R属于计算机组成的范畴,对汇编语言程序员是透明的,即不可见的。

讨论

某计算机的CPU主频为500MHz,CPI为5(即执行每条指令平均需要5个时钟周期)。假定某外设的数据传输率为0.5MB/s,采用中断方式与主机进行数据传送,以32位为传送单位,对应的中断服务程序包含18条指令,中断服务的其他开销相当于2条指令的执行时间。请回答下列问题,要求写出计算过程。(1)在中断方式下,CPU用于外该设I/O的时间占CPU时间的百分比是多少?(2)当外设的数据传输率达到5MB/s时,改为DMA方式传送数据。假定每次DMA传送块的大小为5000B,且DMA预处理和后处理的总开销为500个时钟周期,则CPU用于该外设I/O的时间占CPU时间的百分比是多少(假设DMA和CPU之间没有访存冲突)?

对于低速输入输出设备,应当选用的通道是【 】。

外设接口的主要功能是__________、__________、__________。

DMA是主存与外设间交换数据的方式,它也可用于主存与主存之间的数据交换。

CPU可任选CPU停止法、总线挪用法或总线周期分时法来实现DMA。

CPU对外部设备的控制方式按CPU的介入程度,从小到大分别为__________、__________、__________、__________。

半导体存储器的速度指标是__________,磁盘存储器的速度指标是__________、__________和__________,其中__________和__________与磁盘的旋转速度有关。CPU与外部设备交换数据时用__________、__________、__________和__________等方法来协调它们之间的速度不同步。

磁盘存储器是一种以__________方式存取的存储器。

主存储器最小的存取单位是__________,而磁盘存储器的最小存取单位是__________。

磁盘存储器的访问时间主要包括__________时间、__________时间和__________时间。

某一SRAM芯片,其容量为1024×8位,除电源和接地端外,该芯片最少引出线数为【 】。

某一SRAM芯片,容量为512×8位,除了电源和接地端外,该芯片引出线的最少数目应该为【 】。

某机器CPU可寻址的最大存储空间为64KB,存储器按字节编址,CPU的数据总线宽度为8位,可提供一个控制器信号为RD。目前,系统中使用的存储器容量为8KB,其中4KB为ROM。拟采用2K×8位的ROM芯片,其地址范围是0000H~0FFFH。4KB为ROM,拟采用4K×2位的RAM芯片,其地址范围为4000H~4FFFH。(1)需要RAM和ROM芯片各多少片?(2)画出CPU与存储器之间的连接图(译码器自定)。

评价磁记录方式的基本因素一般有__________、__________和__________。

下列各类存储器中,不采用随机存储方式的是【 】。

关于闪存(Flash Memory)的叙述中,错误的是【 】。

用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是【 】。

某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是【 】。

某计算机存储器按字节编址,主存在址空间大小为64MB,现用4M×8位芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是【 】。

某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚的总数是【 】。